

# MICREX-F120シリーズ

菊地 洋(きくち よう)

佐藤 勇昇(さとう ゆうしょう)

高橋 裕幸(たかはし ひろゆき)

## ① まえがき


プログラマブルコントローラ（以下、PCと略す）MICREX-Fシリーズは、5年先、10年先の技術進歩にも対応可能な新世代のPCとして開発された。昭和60年に中規模PCであるF100シリーズと大規模PCであるF200シリーズを供給して以来、中小規模のスタンドアロンシステムから分散制御の大規模システムまで幅広く適用してきた。この間、自動化の適用範囲の拡大及び高度化が進むに伴い、中規模ローコストタイプのF80/F81シリーズ、小規模タイプのF30/F50シリーズを開発、製品化し市場要求にこたえてきた。

MICREX-F120シリーズ（以下、120シリーズと略す）は、このシリーズ化の一環として開発されたものである。中規模で高度な制御や高速処理が要求されるシーケンス制御分野への適用を目的とした、低価格、小形なPCであり、F100シリーズとF200シリーズを補間する位置づけにある。以下にその内容を紹介する。

## ② 特長

図1にF120シリーズの一つであるFPU120の外観を示す。F100シリーズと同一寸法のコンパクトなモールドケースに収納されている。基本アーキテクチャは、F100シリーズと同一思想に基づき設計されているが、最新のデバイス

図1 FPU120の外観



菊地 洋

昭和49年入社。プログラマブルコントローラの開発設計に従事。現在、吹上工場PC部課長補佐。



佐藤 勇昇

昭和48年入社。プログラマブルコントローラの開発設計に従事。現在、富士電機マイコンエンジニアリング(株)システム開発第二部課長代理。



高橋 裕幸

昭和57年入社。プログラマブルコントローラの開発設計に従事。現在、富士電機マイコンエンジニアリング(株)システム開発第一部。

技術、実装技術、並びにソフトウェア技術の投入により、以下に述べる特長をもつ。

### 2.1 高速処理

ビット演算を0.8μs/接点で実行する専用LSIと数値演算命令、ファイル命令などを高速で実行する16ビット汎用マイクロプロセッサ（以下、CPUと略す）を採用することにより、システム全体の高速化を実現した。このためF100シリーズと比較して、約3倍の処理能力をもつ。

### 2.2 メモリ容量の拡大

プログラムメモリが16kステップ及びデータメモリとファイルメモリの合計が8kワードあり、F100シリーズに比べメモリ容量が大幅に拡大されている。したがって、複雑高度なプログラムの作成が可能である。また、増設、仕様変更などに対しても十分余裕をもって対処できる。

### 2.3 高機能化

F100シリーズの命令に加え、ブロック図プログラミング、ファンクションモジュール、二次元ファイル、インデックスレジスタなどの命令を強化したほか、プログラムデバッグ時に有効なテスト機能を備えた。

また、イニシャルスタートモードの二重化機能を標準装備しているため、Tリンクにプロセッサを2台接続した簡易二重化システムの構築が可能である。

### 2.4 高速な制御応答

アプリケーションプログラムの増大に伴う制御応答の低下を避けるため、通常のサイクリック処理のほか、外部割込み機能、定期周期割込み機能を加えたマルチタスク構造とした。更に、プロセッサと同一ベースボードに搭載された直結PIOに対してはダイレクトアクセスを可能としたため、高速な制御応答が実現できる。

### 2.5 互換性

プログラム言語はF100シリーズに対して完全な上位互

換性があり、F100シリーズのプログラムをそのまま実行することができる。また、外形寸法、取付寸法、ベースボードコネクタの信号線割付(FPU120)などもすべてF100シリーズと同一であるため、プロセッサ部を交換するだけで、簡単にシステムのグレードアップを図ることが可能である。

### ③ システム構成

F120シリーズのシステム構成を図2に示す。

本シリーズのプロセッサには、F100シリーズと同様に、プロセッサと PIO モジュールを一体化したユニットタイプの FPU120、プロセッサが分離独立したコンパクトな力プセルタイプの FPK120、P リンク機能をもち、プロセッサ間通信可能な FPK125 の 3 機種がある。いずれも標準装備された T リンクインターフェースにより、F100、F200 シリーズと共に用の各種 PIO、及びプログラムローダと結合できる。FPK125では、P リンクインターフェースを用い、他の FPK125、FPK105、FPK205 とプロセッサ間通信ができる。また、P リンクサポート機能を備えた、富士電機製産業用マイクロステーション L25、あるいはマイクロコンピュータシステム FASMIC G シリーズなどの上位コンピュータによる監視、制御も可能である。

### ④ 仕様と機能


#### 4.1 仕様

F120シリーズの仕様一覧を表1に示す。

#### 4.2 機能

分散制御を経済的に構築する高速ネットワーク(F-Net)機能、高精度BCD 8 けた演算機能などの MICREX-F シリーズで好評を得ている基本機能を継承している。更にF100シリーズの上位機種として、高度化する制御システム

図2 システム構成例



に対応するため、従来機能のレベルアップとともに、新たに次のような機能を実現し、機能充実を図った。

#### (1) 命令処理機能

データ量の増大、複雑化に対応するため、データメモリ、

図3 FM動作概要




図4 マルチタスク動作概要




表1 仕様一覧

項目	仕 様			備 考
	FPU120	FPK120	FPK125	
制御方式	ストアードプログラム方式			
プログラム	サイクリックシーケンス	1本		
	定周期割込み	1本		10ms×n
	プロセス割込み	8本	—	
命令	プログラム言語	制御用問題向き言語(FPL)		F-series Programming Language
	種類	基本命令19種、応用命令73種		
	処理速度	シーケンス演算0.8~1.0μs/1命令		
	演算データ形式	BCD8けた、2進32ビット		
プログラムメモリ容量	16kステップ			RAM内蔵、ROMオプション
入出力点数	デイジタル	最大 1,600点		
	アナログ	最大 100点		
	ダイレクト入出力	128ワード	—	
内部リレー データメモリ	補助リレー	2,048点		
	キープリレー	1,024点		
	微分リレー	512点		
	特殊リレー	1,120点		
	アナウンスリレー	320点		
	ステップコントロールリレー	100(100ステップ)		
	カウントタ	128点		
	タイマ	0.01秒	256点	
		0.1秒	256点	
	データメモリ	合計で8kワード(16ビット時) 又は4kワード(32ビット時)		データメモリは無設定時256ワード
	ファイルメモリ			
	プリントリレー	—	8,192点	
	プリンクメモリ	—	1,152ワード	
	微分リレー前回値	32ワード		
リンク	リンク数	1		
	接続カプセル数	最大 35		
Pリンク	リンク数	—	1	
	リンク局数	—	最大 16台	

ファイルメモリ量を大幅に拡大するとともに、二次元アクセス、ファイル処理命令などの機能強化を図り、複雑な制御を効率的に処理できるようにした。

また、同一処理をサブルーチン化できるファンクションモジュール(FM)処理機能、並びにインデックス処理、パラメータ処理機能を備えた。

#### FM動作概要を図3に示す。


これを活用することにより、プログラムステップ数の削減、デバッグ時間の短縮など、ソフトウェアの生産性、信頼性の向上が図れる。

#### (2) 高速制御機能

常時サイクリックに処理されるPレベルプログラムのほかに、高い優先レベルで実行される割込みレベルプログラム(プロセス割込み8本、定周期割込み1本の計9本)を登録できるマルチタスク機能を備えた。

マルチタスク動作概要を図4に示す。

図5 ダイレクトアクセスの動作概要



また、PIO制御機能として直結 PIO モジュールのデータ授受をまさに命令実行時に行うダイレクトアクセス機能、定期プログラムの起動時、及び終了時に T リンク PIO データをリフレッシュする機能を備えた。これらの機能を活用することにより、システムの事象発生に対応した処理を即座に起動し、最新の PIO データで処理がされることにより、高速で細かな制御応答が実現できる。

ダイレクトアクセスの動作概要を図 5 に示す。

### (3) テスト機能

プログラム量の増大、複雑化に伴って、そのデバッグに費やす労力も膨大なものとなる。デバッグを効率的に行うためにテストモードを設け、プログラムのある区間だけを実行する区間実行、1回路だけを実行するステップ実行など、

プログラム動作を回路単位で検証できる機能を備えた。これにより、要所を的確にデバッグでき、システム開発時間の短縮が期待できる。

### (4) 二重化機能


T リンクにプロセッサを 2 台接続した二重化システム構成例を図 6 に示す。

T リンク制御権を持つ運転プロセッサは、電源投入順、又は T リンク局番により自動的に選択される。両プロセッサは常に T リンクを介して異常相互監視を行い、運転中のプロセッサがダウンした場合、待機プロセッサが代わって運転に入り、システムをバックアップする。バックアップ運転するプロセッサは、動作モード(RUN/STOP)を継続するイニシャルスタート動作となる。

表2 命令一覧表

分類	名 称	シ ン ポ ル	分類	名 称	シ ン ポ ル	分類	名 称	シ ン ポ ル	
シ ケ ン ス	a 接 点	—  —	算 術 演 算	加 算	—[ + ]—	転 送	転 送	—[ MOV ]—	
	b 接 点	—  —		減 算	—[ - ]—		ブ ロ ッ ク 転 送	—[ BT ]—	
	コ イ ル	—( )—		乗 算	—[ × ]—		け た 転 送	—[ DT ]—	
	セ ッ ト	—(S)—		除 算	—[ ÷ ]—		上 位 け た 転 送	—[ MOVU ]—	
	リ セ ッ ト	—(R)—		除 算(四捨五入)	—[ ÷ R ]—		下 位 け た 転 送	—[ MOVL ]—	
	立 ち 上 が り 微 分	—(↑)—		ル ー ト	—[ √ ]—		パ タ ー ン ク リ ア	—[ PC ]—	
	立 ち 下 が り 微 分	—(↓)—		絶 对 値	—[ ABS ]—		サ ー チ	—[ SRCH ]—	
	反 転	—/—		符 号 反 転	—[ + / - ]—		ス イ ツ チ	—[ SW ]—	
	シ フ ト レ ジ イ ス タ	—D   — SR   — CL   — R—		イ ン ク リ メ ント	—[ + 1 ]—		ア ナ ロ グ	上 限	—[ — ]—
	ス テ ッ プ シ ー ケ ン ス	Sxx.xx Sxx.xx — — ( )—		デ ク リ メ ント	—[ - 1 ]—		下 限	—[ + ]—	
タ イ マ	オ ン デ ィ レ ー タ イ マ	—[ TON ]—	比 較	>	—[ > ]—( )—	フ ア イ ル	FIFO ストア(FILO)	—[ FFST ]—	
	オ フ デ ィ レ ー タ イ マ	—[ TOF ]—		≥	—[ > = ]—( )—	FIFO ロ ー ド	—[ FIFO ]—		
	精 算 タ イ マ	—↑   TMR —LR—		=	—[ = ]—( )—	FILO ロ ー ド	—[ FILO ]—		
	モ ノ ス テ	—[ MON ]—		≤	—[ < = ]—( )—	フ ァ イ ル 定 義	—[ FILE ]—		
	モ ノ ス テ (リトリガブル)	—[ MR ]—		<	—[ < ]—( )—	フ ァ イ ル ク リ ア	—[ FLCL ]—		
カ ウ ン タ	カ ウ ン タ	—↑   CT —LR—	論 理 演	キ	—[ * ]—( )—	セ レ ク タ	—[ SEL ]—		
	ダ ウ ン カ ウ ン タ	—↓   CD —LR—		フ ァ イ ル 比 較	—[ REF ]—	デ セ レ ク タ	—[ DSEL ]—		
	ア ッ ブ ダ ウ ン カ ウ ン タ	—↑   UDCT —LR—		AND	—[ AND ]—	フ ァ イ ル 読 出 し	—[ RFIL ]—		
	リ ン グ カ ウ ン タ	—↑   RCT —LR—		OR	—[ OR ]—	フ ァ イ ル 書 込 み	—[ WFIL ]—		
				E OR	—[ EOR ]—	フ ァ イ ル 情 報	—[ FINF ]—		
変 換			反 転	反 転	—[ INV ]—	プ ロ ガ ラ ム 制 御	フ ロ グ ラ ム エ ン テ リ	—[ PROG ]—	
				シ フ ト ライ 物 ロジ カ ル	—[ SRL ]—	フ ロ グ ラ ム エ ン ド	—[ PEND ]—		
				シ フ ト レ フ 物 ロジ カ ル	—[ SLL ]—	F M コ ー ル	—[ FM ]—		
				セ ッ ト ビ ッ ト	—[ SBIT ]—	F M ス タ ー ト	—[ FMS ]—		
				リ セ ッ ト ビ ッ ト	—[ RBIT ]—	F M エ ン ド	—[ FME ]—		
				テ ス ト ビ ッ ト	—[ TBIT ]—	分 岐	ス キ ッ ブ	—[ SKIP ]—	
				2 進 / B C D	—[ BCD ]—	ス キ ッ ブ 先	—[ SEND ]—		
				B C D / 2 進	—[ BIN ]—	ジ ャ ン ブ	—[ JMP ]—		
				デ コ ー ド	—[ DECO ]—	ジ ャ ン ブ 先	—[ JEND ]—		
				エ ン コ ー ド	—[ ENCO ]—	ル ー ブ	—[ LOOP ]—		
				7 セ グ メ ン ト	—[ 7SEG ]—	コ ン テ ィ ニ ュ	—[ CONT ]—		
				1 の 個 数 計 数	—[ BCNT ]—	シ ス テ ム 命 令	P U S H	—[ PUSH ]—	
							P O P	—[ POP ]—	
							L E A	—[ LEA ]—	

図6 二重化システムの構成例



## 5 ハードウェア構成

### 5.1 内部構成

ハードウェアブロック図を図7に示す。基本アーキテクチャはF100シリーズと同一であり、CPU、ビットプロセッサ、Tリンクインタフェース、Pリンクインタフェース(FPK125のみ)、並列バスインターフェース(FPU120のみ)、システムメモリ、ユーザーメモリから構成されている。なお、各種演算を実行するCPUには10MHz動作の16ビットCPUを採用するとともに、ビット演算用専用LSIの動作クロックを向上させたことにより高速処理を可能とした。

プログラムメモリは16kステップ内蔵されており、メモリカセットは不要である。PROM運転時は、PROMライタFRW100Aにてプログラム書き込み済みのPROMカセットを前面から装着する。

### 5.2 小形化


内部回路をLSI化、ハイブリッドIC化によって高集積化を図るとともに、CMOS ICを徹底的に採用し、低消費電力化を図った。このため高速化、高機能化されたにもかかわらず、F100シリーズと同一寸法のモールドケースに収納することができた。

## 6 ソフトウェア

F120シリーズの命令一覧を表2に示す。

MICREX-Fシリーズ全体の共通言語であるFPLの命令セット仕様に準じ、F100シリーズからの機能レベルアッ

図7 ハードウェアブロック図



に応じた命令セットを追加している。したがってF100シリーズと完全上位互換性があり、F100シリーズのプログラムをそのまま実行できる。

更にブロック言語プログラミングを可能とし、実際の処理の流れに沿った表現ができるとともに、処理速度の向上が図れる。

## 7 あとがき

F-Netを軸としたMICREX-Fシリーズは、F120シリーズの完成により一層の充実化が図られ、体系化された制御システムの構成が容易に実現できるようになった。

本稿では、F120シリーズの構成、仕様、機能、ハードウェア、ソフトウェアについてその概要を示した。

今後、使いやすさの向上を目指し、機種系列の拡大、機能強化に努め、MICREX-Fシリーズを発展させていく所存である。

### 参考文献

- (1) 汎用プログラマブルコントローラ特集、富士時報、Vol.58, No.2 (1985)
- (2) 電子化関連機器特集、富士時報、Vol.60, No.2 (1987)



\*本誌に記載されている会社名および製品名は、それぞれの会社が所有する商標または登録商標である場合があります。