

# MICREX-F80/F81シリーズ

小泉 浩治(こいずみ こうじ)

西岡 勝(にしおか まさる)

吉川 和男(よしかわ かずお)

## ① まえがき

MICREX-Fシリーズのネットワークシステム F-Net による階層化、分散化システムは、FA、FMS 化に最適な機能であることから、F100/F200プロセッサを中心に幅広く適用されてきた。F-Net による入出力部の独立・分散設置は、省線化によるコストの大幅削減の効果があり、従来シーケンス制御が主体であった小規模システムにも強く要求されるようになってきた。

このような背景から F100シリーズの下位機種として、小・中規模のシーケンス制御を主体にした高速処理のプロセッサ MICREX-F80/F81シリーズ(以下、F80/F81シリーズと略す)を開発、製品化した。プロセッサの制御演算などの基本機能は F100シリーズと差がないので、F100シリーズ用に開発、製品化されたプログラミングツール、直結形 PIO モジュール、T リンクに結合される各種 PIO カプセルが F100シリーズと同様に使用できる。

以下にその内容を紹介する。

## ② F80/F81シリーズの特長

F80/F81シリーズは MICREX-F シリーズの統一アーキテクチャに加え、次のような特長を備えている。

### 2.1 アプリケーションプログラムメモリの内蔵

アプリケーションプログラムメモリとして RAM を内蔵してメモリカセットを不要とし、コストダウンを図った。

また ROM 運転の際には、プログラム書込み済みの ROM をチップ抜いて追加実装する構造となっている。

### 2.2 データメモリの拡大

シーケンス制御の分野でも、制御の高度化に伴いデータを取り扱う制御が多くなってきている。このため、F81シリーズはデータメモリ及びファイル領域を大幅に拡大した。

### 2.3 プログラム言語

F80/F81シリーズでは F100シリーズと同一の命令が使用でき、従来のプログラミングツールをそのまま使うことができる。このため、F100シリーズとして開発したアプリケーションプログラムをそのまま移植することができる。

### 2.4 高速処理

新たに開発したビット処理専用の LSI の採用と、システム全体を制御する汎用マイクロプロセッサ(以下、CPU と略す)の基本クロックの倍速化により、ビット演算、ワード演算及びシステム制御の高速処理を実現した。

一方、直結形 PIO モジュール(本号の別稿「MICREX-F シリーズ入出力インタフェース」を参照)の使用によって、高速入出力応答が実現され、シーケンス制御に余裕をもって適用できる。

## ③ システム構成と仕様

### 3.1 システム構成

プロセッサは3種類系列化しており、その概要を表1に示す。いずれも、MICREX-F シリーズの各種 PIO カプセル、ファンクションカプセル及びプログラムロードを接続するための T リンクインタフェース機能を備えている。また、FPU80、FPU81はモジュールタイプのプロセッサで、取付ベースに直結形 PIO モジュールを8枚まで搭載でき、入出力の高速応答が可能である。

表1 F80/F81シリーズのプロセッサの概要

形式	概要
FPU80	モジュールタイプのプロセッサ。 プログラムメモリ5.1kステップを内蔵。 PIOモジュールを8枚まで搭載可能。
FPU81	モジュールタイプのプロセッサ。 プログラムメモリ10.5kステップを内蔵。 データメモリとファイル領域を拡大。 PIOモジュールを8枚まで搭載可能。
FPK81	カプセルタイプのプロセッサ。 プログラムメモリ、データメモリはFPU81と同じ。



小泉 浩治

昭和49年入社。プログラマブルコントローラの開発設計に従事。現在、吹上工場 PC 部。



西岡 勝

昭和57年入社。プログラマブルコントローラの開発設計に従事。現在、吹上工場 PC 部。




吉川 和男

昭和59年入社。プログラマブルコントローラの開発設計に従事。現在、吹上工場 PC 部。

表2 F80/F81シリーズの仕様

項 目		仕 様		備 考	
		FPU80	FPU81, FPK81		
制 御 方 式		ストアードプログラム方式			
制 御 機 能		サイクリック演算制御			
命 令	言 語	制御用問題向き言語 (FPL)		F-series Programming Language	
	種 類	基本命令19種, 応用命令48種			
	演 算 速 度	シーケンス演算1 $\mu$ s/命令		代表値	
	数 値 演 算 デ ー タ 形 式	BCD8けた			
メ モ リ	デ ー タ 部	IC-RAM			
	プ ロ グ ラ ム 部	IC-RAM } から任意に選択可 EP-ROM*		*印はメモリチップ IC-RAMはバッテリーバックアップ付	
		容 量	5.1kステップ	10.5kステップ	
入出力点数	デ ィ ジ タ ル 入 出 力	1,600点			
	ア ナ ログ 入 出 力	100点			
内 部 リ レ ー デ ー タ メ モ リ	補 助 リ レ ー	512点	2,048点		
	キ ー プ リ レ ー	512点	1,024点		
	微 分 リ レ ー	512点			
	ス テ ッ プ コ ン ト ロ ー ル リ レ ー	100ステップ $\times$ 100組			
	特 殊 リ レ ー	480点			
	タ イ マ	0.01秒	128点	256点	BCD8けた
		0.1秒	128点	256点	
	カ ウ ン タ	32点		128点	BCD8けた
	デ ー タ メ モ リ	128ワード		256ワード	1ワード=32ビット
フ ァ イ ル メ モ リ	128ワード		1,024ワード	1ワード=16ビット	
T リ ン ク	リ ン ク 数	1		リモートPIO	
	接 続 カ プ セ ル 数	32			
入 出 力 種 類		Fシリーズの標準入出力インタフェースに準ずる。			
一 般 仕 様		Fシリーズの基本仕様に準ずる。			
外 形 寸 法 (mm)		FPU80, FPU81 : 482(W) $\times$ 250(H) $\times$ 100(D) FPK80 : 148.5(W) $\times$ 250(H) $\times$ 97(D)			

図1 FPU80とPIOで構成したシステムの外観



プロセッサFPU80とPIOモジュール4枚で構成したシステムの外観を図1に示す。

3.2 仕 様

F80/F81シリーズの仕様を表2に示す。

4 制 御 方 式 と 操 作

4.1 制 御 方 式

FPU80, FPU81, FPK81の全体的な動作はCPUのファームウェアにより管理されている。

アプリケーションプログラムは、ラダー図言語を直接処理する専用のビットプロセッサによって高速に実行されるが、数値演算命令やファイル処理命令などのワード処理命令はCPUによって実行される。また、ビットプロセッサ、Tリンクとインタフェースする伝送LSIなどの制御や入出力データ処理、自己診断などもCPUにより行われる。


図2にファームウェアによる内部の処理フローを示し、制御機能の概要を述べる。

4.1.1 イニシャル処理

イニシャル処理は電源投入時に起動され、次の処理を行う。

- (1) メモリの異常診断
- (2) 直結PIOモジュールの情報収集

図2 F80/F81シリーズのファームウェアの処理フロー



- (3) Tリンク PIO カプセルの情報収集
- (4) 各種メモリのイニシャルセット
- (5) プログラム ROM 実装時には、PROM に書き込まれたアプリケーションプログラムを内蔵 RAM へ転送

4.1.2 自己診断処理

自己診断では次の処理を行う。

- (1) 電源のチェック
- (2) Tリンク PIO カプセル及び直結 PIO モジュールの接続チェック

- (3) アプリケーションプログラムメモリのチェック
- (4) アプリケーションプログラム実行時の WDT のチェック

4.1.3 アプリケーションプログラムの実行

CPUがビットプロセッサを起動すると、ビットプロセッサはラダー図に従ってアプリケーションプログラムを実行する。ビットプロセッサがワード処理命令を検知すると、CPUに命令の処理実行が移る。CPUがその命令の処理を終了すると、再びビットプロセッサが起動され、ビット演算処理を行う。

4.1.4 入出力処理

プロセッサカプセルとPIOの間でのデータの受渡しはCPUのファームウェアで定周期で行われ、そのデータの入出力領域への転送は、アプリケーションプログラム実行のサイクルに同期して行われる。

4.2 操作

プロセッサは「運転モード」と「停止モード」の二つの動作モードを持ち、モードの切換はプログラムローダからの切換指令により行われるため、遠隔操作が可能である。

また、ROM運転をする場合には、PROMライタFRW100AによりPROMにアプリケーションプログラムを書き込み、そのROMをソケットに装着後、追加実装する。

図3 F80/F81シリーズのハードウェア構成




表3 F80/F81シリーズの命令一覧

区分	名称	シンボル	区分	名称	シンボル	区分	名称	シンボル	
シ ー ケ ン ス	a 接点		算 術 演 算	加 算	$—[ + ]—$	転 送	転 送	$—[ MOV ]—$	
	b 接点			減 算	$—[ - ]—$		ロジカル転送	$—[ LMOV ]—$	
	コイル	$—( )—$		乗 算	$—[ \times ]—$		ブロック転送	$—[ BT ]—$	
	セ ッ ト	$—( S )—$		除 算	$—[ \div ]—$		ロジカルブロック転送	$—[ LBT ]—$	
	リセ ッ ト	$—( R )—$		除 算 余 り	$—[ REM ]—$		け た 転 送	$—[ DT ]—$	
	立ち上がり微分	$—( \uparrow )—$		除算(四捨五入)	$—[ DIVR ]—$		上位けた転送	$—[ MOVU ]—$	
	立ち下がり微分	$—( \downarrow )—$		符 号 反 転	$—[ + / - ]—$		下位けた転送	$—[ MOVL ]—$	
	反 転			インクリメント	$—[ + 1 ]—$		ア ナ ロ グ	上 限	$—[ \overline{ } ]—$
	シフトレジスタ			デクリメント	$—[ - 1 ]—$		フ ィ ー ア イ ル	下 限	$—[ \underline{ } ]—$
	ステップシーケンス	$S_{xx.xx} S_{xx.xx}$ $—  ( )  —$		比 較	>		$—[ > ]—( )$	FIFO(FILO)ストア	$—[ FFST ]—$
オンディレイタイマ	$—[ TON ]—$	$\geq$	$—[ \geq ]—( )$		FIFOロード	$—[ FIFO ]—$			
オフディレイタイマ	$—[ TOF ]—$	=	$—[ = ]—( )$		FILLOロード	$—[ FILO ]—$			
積算タイマ		$\leq$	$—[ \leq ]—( )$		ファイル定義	$—[ FILE ]—$			
モノステ	$—[ MON ]—$	<	$—[ < ]—( )$		データテーブル定義	$—[ TABL ]—$			
モノステ(リトリガブル)	$—[ MR ]—$	キ	$—[ キ ]—( )$	ファイルクリア	$—[ FLC ]—$				
イ マ	オンディレイタイマ	$—[ TON ]—$	AND	$—[ AND ]—$	セ レ ク タ	$—[ SEL ]—$			
	オフディレイタイマ	$—[ TOF ]—$	OR	$—[ OR ]—$	デ セ レ ク タ	$—[ DSEL ]—$			
	積算タイマ		EOR	$—[ EOR ]—$	プログラム 制	プログラムエンド	$—[ PEND ]—$		
	モノステ	$—[ MON ]—$	反 転	$—[ INV ]—$	分 岐	ジャンプ	$—[ JMP ]—$		
	モノステ(リトリガブル)	$—[ MR ]—$	シフトライトロジカル	$—[ SRL ]—$	ジャンプ先	$—[ JEND ]—$			
カ ウ ン タ	カウンタ		シフトレフトロジカル	$—[ SLL ]—$	ペー ジ	ペー ジ	$—[ PAGE ]—$		
	ダウンカウンタ		2 進 / BCD	$—[ BCD ]—$					
	アップダウン カウンタ		BCD / 2 進	$—[ BIN ]—$					
	リングカウンタ		デ コ ー ド	$—[ DECO ]—$					
			エンコード	$—[ ENCO ]—$					
			7セグメント	$—[ 7SEG ]—$					
			1の個数計数	$—[ BCNT ]—$					

5 ハードウェア

ハードウェア構成を図3に示す。ハードウェアはCPU、ビットプロセッサ、Tリンクインタフェース、並列PIOバスインタフェース及び各種メモリで構成され、以下の特長を備えている。

5.1 アプリケーションプログラムメモリの内蔵

アプリケーションプログラムメモリを内蔵しており、FPU80では5.1kステップ、FPU81及びFPK81では10.5kステップまでプログラムできる。

5.2 プロセッサの状態表示と出力

プロセッサの前面に運転状態を示す表示灯が設けられており、一見して状態を把握できる。また、外部に対して報知するため運転と故障のリレー接点が出力されている。

5.3 コンパクトなハードウェア

専用LSI、ハイブリッドICや高集積部品の採用により回路を簡素化し、信頼性の向上を図るとともに高度な機能をコンパクトに実現した。

5.4 低消費電力

専用LSI化、高集積化により回路の消費電力を減らして電源部の負担を軽くし、発熱を抑え、自然空冷システムとした。

6 ソフトウェア

6.1 プログラム構成

アプリケーションプログラムの実行は、先頭からプログラムの終了命令までを繰り返し実行するサイクリック演算方式である。

6.2 命令

F80/F81シリーズでは、プログラム言語としてFシリーズの統一言語であるFPLを採用し、命令語はF100シリーズと同一である。このためF100用に開発したアプリケーションプログラムをそのまま使用できる。

F80/F81シリーズで使用できる命令の一覧を表3に示す。

㊦ あとがき

F80/F81シリーズは、ラダー図によるアプリケーションプログラムを直接実行する小・中規模で高速のコストパフォーマンスの高いプログラマブルコントローラである。

一方、TリンクによるリモートPIO方式は、制御盤の小形化、省線化に伴う材料費の削減、省スペース、工事の容易さなど多大な効果があり、その適用が加速されてきている。

F80/F81シリーズは高速性と、Tリンクを標準常備しており、FA、FMSなどの自動化ラインにこのような特長を十分発揮することを期待したい。

参考文献

- (1) 汎用プログラマブルコントローラ特集, 富士時報, Vol.58, No.2 (1985)

最近公告になった富士出願

〔特 許〕

公告番号	名 称	発 明 者	公告番号	名 称	発 明 者
特公昭62-41341	赤外線ガス分析計	浜田 敏義 中野 昌芳 松野 薫	特公昭62-44643	定位置停止制御装置	寺本 恵介 石橋 秀明
特公昭62-42224	太陽熱集熱器	東 泉賢 杉浦 賢	特公昭62-44645	定位置停止制御装置	高宮 秀明 石橋 秀明
特公昭62-42475	電動機速度制御装置	石田 紘一 鯉江 和裕 高橋 浩	特公昭62-44860	半導体装置	重兼 寿夫 山岸 始男
特公昭62-42500	電子写真用感光体の製造方法	川上 春雄	特公昭62-44872	光結合回路	細田 直樹
特公昭62-43322	非直線抵抗体	野澤 重喜 藤岡 一夫	特公昭62-45130	コア自動取出し装置	井出 稔 富田 千秋 青島 正
特公昭62-43368	パルス分配回路	黒木 一男 清水 敏久	特公昭62-45571	計算機二重系システムにおけるオンライン試験方式	鈴木 勇
特公昭62-43578	共通伝送路の自動再構成方式	竹添 文彦	特公昭62-45658	回路しゃ断器の引外し装置	神達 健之
特公昭62-44295	マルチマイクロプロセッサシステム	権原 豊	特公昭62-45799	直流電動機速度制御装置	日沢 衛
特公昭62-44316	自動販売機の飲料カップ供給装置	高木 利夫 岩波 正夫 澄川 輝明	特公昭62-45800	電動機速度のデジタル制御方法	泉 哲夫 山添 勝
特公昭62-44319	バスとトラックの車種判別装置	橋 幸正 小田島 力 伊美 雄二	特公昭62-46027	待機二重系計算機システムの切替方式	長谷川 文雄 佐藤 利明 早川 和孝 岡崎 賢男 飛田 忠男
特公昭62-44320	バスとトラックの車種判別方法	小田島 力 橋 幸正 伊美 雄二			
特公昭62-44387	燃料電池のガス回路	田島 博之 小関 和雄	特公昭62-46074	光起電力装置の製造方法	宮城 正英 丸山 和美
特公昭62-44641	PID 制御方式	松枝 弘宣	特公昭62-46075	光起電力装置の製造方法	宮城 正英 丸山 和美



\*本誌に記載されている会社名および製品名は、それぞれの会社が所有する  
商標または登録商標である場合があります。