



Fuji SiC Schottky Barrier Diode

Application Manual

16th of Nov, 2021 Rev.2

Fuji Electric Co., Ltd.

MTET0-3476

© Fuji Electric Co., Ltd. All rights reserved.





- この資料の内容(製品の仕様、特性、データ、材料、構造など)は2021年11月現在のものです。この内容は製品の仕様変更のため、または他の理由により事前の予告なく変更されることがあります。この資料に記載されている製品を使用される場合には、その製品の最新版の仕様書を入手して、データを確認してください。
- 本資料に記載してある応用例は、富士電機製品を使用した代表的な応用例を説明するものであり、本 資料によって工業所有権、その他権利の実施に対する保証または実施権の許諾を行うものではありま せん。
- 3. 富士電機(株)は絶えず製品の品質と信頼性の向上に努めています。しかし、半導体製品はある確率 で故障する可能性があります。富士電機製半導体製品の故障が、結果として人身事故、火災等による 財産に対する損害や、社会的な損害を起こさぬように冗長設計、延焼防止設計、誤動作防止設計など 安全確保のための手段を講じてください。
- 4. 本資料に記載している製品は、普通の信頼度が要求される下記のような電子機器や電気機器に使用 されることを意図して造られています。
 - ◆コンピュータ、OA機器、通信機器(端末)、計測機器、工作機械、オーディオビジュアル機器、 家庭用電気製品、パーソナル機器、産業用ロボット、など
- 5. 本資料に記載の製品を、下記のような特に高い信頼度を持つ必要がある機器に使用をご予定のお客様は、事前に富士電機(株)へ必ず連絡の上、了解を得てください。この資料の製品をこれらの機器に使用するには、そこに組み込まれた富士電機製半導体製品が故障しても、機器が誤動作しないように、バックアップシステムなど、安全維持のための適切な手段を講じることが必要です。
 - ◆輸送機器(車載、舶用など)、幹線用通信機器、交通信号機器、ガス漏れ検知及び遮断機、 防災/防犯装置、安全確保のための各種装置
- 6. 極めて高い信頼性を要求される下記のような機器には、本資料に記載の製品を使用しないでください。
 ◆宇宙機器、航空機搭載用機器、原子力制御機器、海底中継機器、医療機器
- 7. 本資料の一部または全部の転載複製については、文書による当社の承諾が必要です。
- 8. 本資料の内容にご不明の点がありましたら、製品を使用する前に富士電機(株)または、その販売店 へ質問してください。本注意書きの指示に従わないために生じたいかなる損害も富士電機(株)とその 販売店は責任を負うものではありません。



CONTENTS

- 第1章 富士 SiC Schottky Barrier Diode
- 第2章 データシートの用語と定義
- 第3章 デバイス特性
- 第4章 損失の見積と熱設計
- 第5章 使用上の注意事項
- 第6章 実装・取り扱い上の注意事項



1章 富士 SiC Schottky Barrier Diode

1.	素子の構造と特徴	1-2
2.	富士 SiC Schottky Barrier Diode の名称体系	1-6



1. 素子の構造と特徴

(1) 高耐圧と低導通損失の両立

シリコンカーバイド(SiC)は絶縁破壊電界強度(Breakdown Field)がシリコン(Si)の約10倍と優れています。 この材料特性により、図1-1に示すように、ドリフト層の不純物濃度を高濃度化し、かつドリフト層厚を薄化して も、Siと同耐圧のデバイスを実現可能です。ドリフト層の不純物濃度を高濃度化し、かつドリフト層厚を薄化で きるため、電流がドリフト層を流れる際の抵抗値が減少し、図1-2に示すように順方向電圧(V_F)を低減できるた め、導通損失を低減可能です。



図1-1. Si-SBDとSiC-SBDの電界強度と空乏層幅の関係



図1-2. V_F特性比較 (Si-FRD vs. SiC-SBD 2G) (T_c = 25°C)

(2) 高速リカバリ特性

カ率改善回路(PFC回路)の昇圧ダイオードやインバータ回路のフリーホイールダイオードには高耐圧のSi の高速PN接合ダイオード(ファストリカバリダイオード:FRD)が多く使用されています。FRDに順電流/_Fが流れ る状態から、逆バイアス電圧が印加されると、FRDに蓄積された少数キャリアが消滅するまでの期間、カソー ドからアノードの方向に大きな逆回復電流が流れ、大きな損失を発生させます。

一方で最近の電源回路では、高効率化・低ノイズ化・小型化・高電力密度化が求められます。特に小型化・ 高電力密度化のために、高周波スイッチング化を進める傾向にあり、FRDの逆回復時のスイッチングロスの 占める割合が高くなります。このため、高耐圧で逆回復時のスイッチングロスが小さいデバイスが求められて います。

これを実現できるデバイスがSiC-SBDです。先に説明したように、高耐圧化が可能であり、電気伝導には電子のみを使用するユニポーラデバイスであるため、原理的には少数キャリアの蓄積が発生しません。

図1-3にSiC-SBDとSi-FRDのリカバリ特性の比較結果を示します。Si-FRDと比較して、リカバリ電流が大幅 に低減していることが分かります。金属-半導体間の接合容量を放電する程度の小さな電流が流れますが、 温度にほとんど依存しないため、実使用環境下での高速リカバリ特性を実現可能です。



図1-3. SiC-SBDとSi-FRDのリカバリ特性比較



(3) 低リーク電流特性

当社のSiC-SBDは逆バイアス電圧が印加された際のリーク電流¹Rを抑制するために、JBS (Junction Barrier Schottky)構造を採用しています。

SBDは半導体と金属を接合するため、接合面には欠陥などが多く存在します。逆バイアス電圧が印加され ると空乏層が広がり、欠陥などが存在する接合面の電界強度が最も高くなることで、リーク電流が流れます。 一方、JBS構造のSBDでは図1-4に示すように、n-層にp+層を部分的に形成する事で、逆バイアス電圧が 高くなると、p+層の空乏層同士がパンチスルーし、電界強度が最も高くなる位置がp+層直下になり、欠陥など が多い半導体と金属の接合面の電界強度が下がる事で、リーク電流を低減する事が可能となります。



図1-4.JBS SBD構造とSBD構造比較

(4) 高サージ順電流(*I*_{FSM})耐量

電源の投入時、瞬停復帰時には図1-5に示すように平滑コンデンサを充電するためにPFC回路のダイオードには順方向に瞬間的にラッシュ電流が流れ、ダイオードが破壊する事があります。これを防ぐために、高サージ順電流(*I_{FSM}*)耐量のダイオードで大電流をバイパスさせることがあります。近年の電源では、小型化、高密度化を目的にこのバイパスダイオードを搭載しない回路が増えています。そのため、PFC回路に使用するSiC-SBDには、瞬間的に流れる大電流で破壊しない事が求められます。

瞬間的にSiC-SBDの順方向に大電流が流れる場合、p+層とn-層で構成されるpn接合ダイオードが動作し、 表面電極(アノード)とp+層のオーミック領域に大電流が流れます。SiC-SBD 2Gシリーズでは、独自のウエハ プロセス技術により、図1-6のp+層と表面電極(アノード)界面であるオーミック領域の接触抵抗を低減させ、pn 接合ダイオードを動作しやすくする構造とすることで、大電流通電時のV_Fが低下し、発生損失を小さくしました。 この効果により、V_{FSM}を向上させました。





図1-5.ラッシュ電流経路





図1-6.2G-SiC-SBDの1_{FSM}耐量向上



2. 富士 SiC Schottky Barrier Diode の名称体系

富士SiC-SBDの名称体系を図1-7に示します。



図1-7.SiC-SBD の名称体系



2章 データシートの用語と定義

1.	絶対最大定格	2-2
2.	電気的特性	2-3
3.	熱抵抗	2-4



富士SiC-SBDのデータシートには絶対最大定格、電気的特性、熱抵抗が記載されています。ここではデー タシートに記載のある用語と特性について説明します。なおシリーズによっては記載が追加されている、また は変更となっている項目もあります。そのため参考例として掲載しているFDC2AT10S65のデータシートには 記載されていない用語もあります。

1. 絶対最大定格 (Absolute Maximum Ratings)

絶対最大定格はSiC-SBDを安全にご使用いただくために必ず守っていただく数値です。また、絶対最大定 格の項目に示されている数値は、特に記載の無い限りジャンクション温度Tvjが25℃のときの数値です。実際 に使用される温度環境に合わせて、温度ディレーティンググラフを参照の上、仕様範囲を超えないようにご使 用頂く必要があります。参考としてFDC2AT10S65のデータシートに記載の絶対最大定格を図2-1に示します。 また表2-1に絶対最大定格に記載されている用語の定義、及び説明を示します。

Parameter	Symbol	Value	Unit	Remarks
Repetitive peak reverse voltage	VRRM	650	V	
Continuous forward current	l _F	10	А	<i>T</i> ₀ < 115 °C, <i>D</i> = 1
Surge non-repetitive forward current	,	82	A	<i>T</i> ₀ = 25 °C, <i>t</i> _P = 10 ms
(half sine wave)	/FSM -	61.5	А	<i>T</i> _° = 150 °C, <i>t</i> _P = 10 ms
Q4	(par	33.6	A ² s	<i>T</i> ₀ = 25 °C, <i>t</i> _p = 10 ms
r t value	JIZat	18.9	A ² s	<i>T</i> _° = 150 °C, <i>t</i> _P = 10 ms
Max. Power Dissipation	Ptot	54	W	<i>T</i> ₀ = 25 °C
Operating junction temperature	Tvi	175	°C	
Storage temperature	Tstg	-55 ~ +175	°C	
Isolation Voltage	Viso	2	k∨rms	t = 60sec, f = 60Hz

図2-1. FDC2AT10S65データシート抜粋(絶対最大定格)

表2-1. 絶対最大定格用語説明

*特に記載の無い限りジャンクション温度T_{vi}が25℃のとき

用語	記号	定義 及び 説明
Repetitive peak reverse voltage ピーク繰り返し逆電圧	V _{RRM}	繰返し印加できる逆方向電圧の最大値
Continuous forward current 順方向電流	I _F	連続して流すことができる順方向直流の最大値
Surge non-repetitive forward current (half sine wave) 順方向サージ電流	I _{FSM}	商用周波数の正弦波半サイクル(t _o =10ms)における、 非繰返しの順方向サージ電流の最大値
<i>₽t</i> value 電流二乗時間積	∫₽dt	素子に瞬時(1ms ≤ t _p < 10ms)に流すことのできる電流と その通電時間を規定した値
Max. Power Dissipation 最大許容損失	P _{tot}	素子に許容される損失
Operating junction temperature 動作温度	T _{vj}	素子の動作が許容される接合部温度
Storage temperature 保管温度	T _{stg}	素子に電気的負荷をかけずに保管および輸送できる温度範囲
Isolation Voltage 絶縁耐圧	V _{iso}	パッケージ裏面の絶縁耐圧の最大値、フルモールドパッケージの み適用



2. 電気的特性 (Electrical Characteristics)

データシートの電気的特性は静特性と動特性があります。特に記載の無い限りジャンクション温度 T_{vi}が 25°Cのときの数値です。静特性はデータシート記載の条件のもと試験した数値で素子がONしている、もしく はOFFしている安定した状態での数値が記載されています。動特性は素子がONからOFFするときのスイッチ ング特性の数値が記載されています。ここでは静特性、動特性についてそれぞれ説明します。参考として FDC2AT10S65のデータシートに記載の電気的特性を図2-2に示します。また表2-2に電気的特性に記載され ている用語の定義、及び説明を示します。

Parameter	Symbol	Conditions	Min.	Тур.	Max.	Unit
DC blocking voltage	VDC	<i>I</i> _R = 1 mA	650	-	-	V
	N	I⊧ = 10A, <i>T</i> vj= 25 °C	1.10	1.30	1.50	V
Forward voltage	VF	/⊧ = 10 A, <i>T</i> vj= 150 °C	-	1.48	1.99	V
Pavaraa aurrant		V _R = 650 ∨, T _{vj} = 25 °C	-	0.4	50	μA
Reverse current	IR	V _R = 650 ∨, T _{vi} = 150 °C	-	2	200	μA
Dynamic characteristics						
Parameter	Symbol	Conditions	Min.	Тур.	Max.	Unit
Total Capacitive Charge	Qc	V _R = 400 ∨, / _F = 10 A, -di/dt= 200 A/µs, T _{vj} = 150 °C	-	9.5	-	nC
Total Canacitance	C	$V_{0} = 400 \vee f = 1 \text{ MHz}$	-	44	-	nF

図2-2. FDC2AT10S65データシート抜粋(電気的特性)

表2-2. 電気的特性(静特性)用語説明

*特に記載の無い限りジャンクション温度T_{vi}が25℃のとき

用語	記号	定義 及び 説明
DC blocking voltage 直流阻止電圧	V _{DC}	印加することができる直流逆電圧
Forward Voltage 順方向電圧	V _F	指定温度で指定の順方向電流を流したときの電圧降下の値
Reverse Current 逆電流	I _R	指定温度の逆電圧に対する逆阻止電流

表2-3. 電気的特性(動特性)用語説明

*特に記載の無い限りジャンクション温度T_{vi}が25℃のとき

用語	記号	定義 及び 説明
Total Capacitive Charge 全接合電荷	Q _C	指定の逆電圧まで充電したときの電荷の総量
Total Capacitance 接合容量	С	指定の逆電圧、周波数を印加したときの端子間容量値



<u>動特性の試験回路</u>

参考として富士SiC-SBDの動特性試験回路と測定波形を図2-3に示します。



図2-3.全接合電荷Q_cの試験回路、測定波形

3. 熱抵抗 (Thermal Resistance)

図2-4にFDC2AT10S65のデータシートに記載の熱抵抗を参考例として示します。また表2-3に熱抵抗に記載されている用語の説明を示します。

Parameter	Symbol	Min.	Тур.	Max.	Unit
Thermal Resistance, Junction –Ambient	R _{th(j-a)}	-	-	58	°C/W
Thermal Resistance, Junction –Case	R _{th(j-c)}	-	-	2.80	°C/W

図2-4. FDC2AT10S65データシート抜粋(熱抵抗)

表2-4. 電気的特性(熱抵抗)用語説明

用語	記 号	定義 及び 説明
Thermal Resistance, Junction – Ambient 熱抵抗(ジャンクションー周囲間)	R _{th(j-a)}	ジャンクションから周囲までの熱抵抗。ヒートシンクなどを取り付け ない自立状態における、チップから温度上昇の影響を受けない周 囲までの熱抵抗。パッケージにより一意の値となる特性。
Thermal Resistance, Junction – Case 熱抵抗(ジャンクションーケース間)	R _{th(j-c)}	ジャンクションから素子のケース表面(ヒートシンク取り付け面)ま での熱抵抗。パッケージとチップサイズにより決まる特性で、チッ プサイズが大きいほど熱抵抗は小さくなる。ヒートシンク取り付け 時の熱抵抗計算を行う場合は、こちらの値を用いる。



3章 デバイス特性

1.	許容損失	3-2
2.	順方向電流	3-3
3.	順方向特性	3-4
4.	逆方向特性	3-4
5.	容量特性	3-5
6.	過渡熱抵抗特性	3-6



SiC-SBDを安全にご使用いただくためには、データシートに記載のデバイス特性も回路設計に考慮しなくてはなりません。本章では2GシリーズのFDC2AT10S65のデータシートをもとに説明します。

1. 許容損失 (Allowable Power Dissipation)

図3-1は、FDC2AT10S65の許容損失 P_{tot} とケース温度 T_{c} との関係を示したグラフです。 P_{tot} は、接合部温度 T_{vj} が最大定格値に達するときの消費電力を表しており、ケース温度が高くなると許容損失が小さくなります。 実際の設計においては、想定される最大ケース温度 T_{c} において許容損失 P_{tot} を超えないようにすることが重 要です。また、データシートの絶対最大定格に記載の許容損失は、素子が無限大放熱板に取り付けられた理 想放熱状態におけるものです。以下に、各状態における許容損失 P_{tot} の算出例を示します。



図3-1. FDC2AT10S65の許容損失グラフ



2. 順方向電流 (Peak forward current)

図3-2にFDC2AT10S65のピーク順方向電流特性を示します。このグラフは、あるケース温度 T_c において許容できる順方向電流 I_F を表しており、ケース温度が高くなると許容できる順方向電流 I_F は小さくなります。実際の設計においては、想定される最大ケース温度 T_c において順方向電流 I_F を超えないようにすることが重要です。FDC2AT10S65の絶対最大定格である順方向電流10Aとなる条件は、 T_c <115°C, Duty=1 (continuous) であり、グラフに示すD.C.ラインは I_F =10A、 T_c =115°Cのポイントでクロスします。 図3-2のグラフの場合、Duty=0.5、Tc=100°Cにおける I_F は17.5Aとなります。



図3-2. FDC2AT10S65のピーク順方向電流グラフ



3. 順方向特性 (Typical forward characteristics)

図3-3にFDC2AT10S65の順方向特性グラフを示します。このグラフは順方向電圧 V_Fと順方向電流 I_Fの関係を示しています。この特性は電流域によって正または負の温度依存性があります。データシートには、低電流領域(a)と大電流領域(b)を記載しています。

FDC2AT10S65の場合、*I_F*=4Aくらいまでの低電流領域では、*V_F*は負の温度依存性を示します。素子を並列 接続して、*V_F*が負の温度依存性の領域で使用する場合、片側の素子に電流が偏る可能性がありますので、 注意が必要です。



図3-3. FDC2AT10S65の順方向特性グラフ

3-4



4. 逆方向特性 (Typical reverse characteristics)

図3-4にFDC2AT10S65の逆方向特性グラフを示します。このグラフは逆電圧印加時の逆電流/_Rを示しています。この特性は正の温度依存性があるので、実際の設計においては、想定される最大ケース温度*T*_Cでの逆電流/_Rによって発生する損失に注意することが重要です。







5. 容量特性 (Typical forward characteristics)

図3-5にFDC2AT10S65の容量特性グラフを示します。(a)に示す容量特性Cは逆電圧 V_R によって変化する特徴があります。(b)に示す充電エネルギー特性 E_C は、 V_R =0Vから指定した V_R まで充電するのに必要なエネルギーを表しています。



(a)容量特性グラフ

(b)充電エネルギー特性グラフ

図3-5. FDC2AT10S65の容量特性グラフ



6. 過渡熱抵抗特性 (Transient Thermal Impedance)

カタログ、データシートに記載されている熱抵抗特性値は定常熱抵抗値であることが一般的です。スイッチン グ電源などパルス動作する機器の熱設計のために素子の温度上昇を算出する場合には、データシートに記 載されている過渡熱抵抗特性グラフ(図3-6)から任意の時間における熱抵抗を読み取る、または、計算した値 を使用する必要があります。なお、過渡熱抵抗特性グラフはD=0のシングルパルスですが、繰り返しパルスの 過渡熱抵抗も図3-7に示すように算出することができます。



図3-6. FDC2AT10S65の過渡熱抵抗特性グラフ



図3-7.繰り返し損失パルス時の過渡熱抵抗の算出式



4章 損失の見積と熱設計

1.	放熱の考え方	4-2
2.	素子の過渡熱抵抗特性	4-4
3.	ジャンクション温度の計算	4-5



1. 放熱の考え方

過渡熱抵抗と定常熱抵抗

素子の接合部で発生する損失の放熱処理は、冷却体に取付ける方法と素子自身だけの場合の2通りがあります。前者の場合の放熱経路は、熱抵抗 R_{th}と熱容量C_{th}を電気抵抗と電気容量で表し、便宜的に電気的な回路で模擬することができます。図4-1に電気回路で模した放熱経路を示します。



図4-1. 電気回路で模した放熱経路

過渡熱抵抗(Z_{th})は、図4-1の放熱経路に示す熱容量 C_{th} 1~4が、飽和するまでの間の熱抵抗であり、時間の関数になります。損失が単発パルス時(D=0 ※)における、各素子の過渡熱抵抗特性の最大値がデータシート上に明記されております。(%D=tT。t:パルスオン時間、T:1周期の時間。単発は $T=\infty$ となる為、D=0となる。)



また冷却体の過渡熱抵抗の式を図4-2に示します。

$$\begin{split} Rf(t) &= R_{\mathrm{th}(\mathrm{f-a})} \times \begin{pmatrix} 1 - \varepsilon^{-\frac{t}{\tau_{\mathrm{f}}}} \end{pmatrix} \\ \hbart : 時間 [\mathrm{sec}] \\ \tau_{\mathrm{f}} &= R_{\mathrm{th}(\mathrm{f-a})} \times V \times \gamma \times C \end{split}$$
$$\begin{aligned} R_{\mathrm{th}(\mathrm{f-a})} &: \wedge a \mathrm{J} \mathrm{A} \mathrm{J} \mathrm{A} \mathrm{f} \mathrm{f} \mathrm{c}^{\mathrm{o}} \mathrm{C} \mathrm{W}] \\ t : \mathrm{H} \mathrm{B} [\mathrm{sec}] \\ \tau_{\mathrm{f}} &: \wedge a \mathrm{J} \mathrm{A} \mathrm{f} \mathrm{o} \mathrm{M} \mathrm{H} \mathrm{fc} \mathrm{M} \mathrm{M} \mathrm{fc} \mathrm{sm} \mathrm{S} \mathrm{H} \mathrm{fc} \mathrm{sm} \mathrm{S} \mathrm{S} \mathrm{sm} \mathrm{fc} \mathrm{sm} \mathrm{sm}$$

図4-2. 冷却体の過渡熱抵抗

この計算に必要な材料の比重と比熱を表4-1に、アルミ冷却板(黒色塗装)の定常熱抵抗を図4-3に示します。

表4-1. 各材料の比重と比熱

材料	比重γ [g/cm³]	比熱 [W·s/g·deg]
アルミニウム	2.71	0.895
銅	8.96	0.383



図4-3. アルミ冷却板の定常熱抵抗



一方、定常熱抵抗(R_{th})は、熱容量が飽和し、熱容量の影響がなくなった後の熱抵抗であり、ジャンクション 温度は簡単に求められます。計算式を図4-4に示します。

$$T_{vj} = T_a + (R_{th(j-c)} + R_{th(c-i)} + R_{th(i)} + R_{th(i-f)} + R_{th(f-a)}) \times P$$

 T_{vj} :ジャンクション温度
 T_a :周囲温度
 $R_{th(j-c)}$:ジャンクションーケース間熱抵抗(素子熱抵抗)
 $R_{th(i)}$:絶縁シート熱抵抗
 $R_{th(c-i)}, R_{th(i-f)}$:接触熱抵抗
 $R_{th(f-a)}$:冷却体熱抵抗
 P :発生損失

図4-4. ジャンクション温度を求める式

2. 素子の過渡熱抵抗特性

素子の仕様書には、熱設計を補助するために素子のジャンクションーケース間の過渡熱抵抗特性が記載されています。図4-5に、例としてFDC2AT10S65の過渡熱抵抗特性を示します。



このグラフは、単発パルス時(D=0)の過 渡熱抵抗 $Z_{th(j-c)}$ を表します。例えば、パルス 幅1msの $Z_{th(j-c)}$ は約0.7[°C/W]となります。 冷却体に取り付けた状態で、1msの間、 順方向電流 I_F を10.8A流した場合、順方向 電圧 V_F が1.5V(T_{vj} =125°C)では、ケースか らジャンクションまでの過渡的な温度上昇 ΔT_{vi} は、

$$\Delta T_{\rm vj} = V_{\rm F} \times I_{\rm F} \times Z_{\rm th(j-c)} \ (1\rm{ms})$$

$$= 1.5[V] \times 10.8[A] \times 0.7[^{\circ}C/W]$$

$$\cong 11.4$$
[degree]

となります。

この過渡熱抵抗特性は冷却体に取り付けた場合のみ有効です。

図4-5. 過渡熱抵抗特性



3. ジャンクション温度の計算

素子を使用する場合、その使用状態でのジャンクション温度が最大定格内にあるかが重要となります。その ために、動作波形からジャンクション温度を検証し、使用の可否を判断します。

(1)順方向の方形波電力損失に対するジャンクション温度の算出

連続損失、単一パルス損失、連続パルス損失、連続パルス損失に続く不規則パルス損失に対するジャンク ション温度算出式を表4-2に示します。

表4-2. ジャンクション温度の算出式





(2)逆方向の電力損失を加えたジャンクション温度の算出

逆電圧印加時の逆電流による電力損失を加えた場合のジャンクション温度算出式を表4-3に示します。



表4-3. 逆方向損失を加えたジャンクション温度の算出式



(3)具体的なジャンクション温度の算出

素子のジャンクション温度を計算するためには、以下が必要となります。

(a)1周期の波形(V_R、I_F、周期 Tが判ること)

- (b)逆回復時の波形の拡大
- (c)動作条件(ケース温度*T*_c、その他)

次にジャンクション温度の算出のステップを示します。



②損失モデル近似





③ジャンクション温度上昇の計算



ジャンクション温度上昇計算式

$$\begin{split} \Delta T_{j-c}[\text{degree}] &= P_{\text{AVE}} \times R_{\text{th}(j-c)} \\ &- P_{\text{AVE}} \times Z_{\text{th}}(T+t_1+t_2) + P_1 \times Z_{\text{th}}(T+t_1+t_2) \\ &- P_1 \times Z_{\text{th}}(T+t_2) + P_2 \times Z_{\text{th}}(T+t_2) \\ &- P_2 \times Z_{\text{th}}(T) + P_3 \times Z_{\text{th}}(T) \\ &- P_3 \times Z_{\text{th}}(t_1+t_2) + P_1 \times Z_{\text{th}}(t_1+t_2) \\ &- P_1 \times Z_{\text{th}}(t_2) + P_2 \times Z_{\text{th}}(t_2) \end{split}$$

 $P_{AVE} \times R_{th(j-c)}$ ・・・ 温度プロファイル時刻a点までの上昇温度 $-P_{AVE} \times Z_{th}(T + t_1 + t_2) + P_1 \times Z_{th}(T + t_1 + t_2)$ ・・・ 時刻a点~f点までの温度下降と上昇 $-P_1 \times Z_{th}(T + t_2) + P_2 \times Z_{th}(T + t_2)$ ・・・ 時刻b点~f点までの温度下降と上昇 $-P_2 \times Z_{th}(T) + P_3 \times Z_{th}(T)$ ・・・ 時刻c点~f点までの温度下降と上昇 $-P_3 \times Z_{th}(t_1 + t_2) + P_1 \times Z_{th}(t_1 + t_2)$ ・・・ 時刻d点~f点までの温度下降と上昇 $-P_1 \times Z_{th}(t_2) + P_2 \times Z_{th}(t_2)$ ・・・ 時刻e点~f点までの温度下降と上昇



5章 使用上の注意事項

1.	SiC-SBDの並列接続	5-2
2.	SiC-SBDの直列接続 <非推奨>	5-2
3.	サージ電流のパルス幅と温度ディレーティング	5-2
4.	サージ電圧保護	5-4



1. SiC-SBDの並列接続

SiC-SBDはジャンクション温度が上昇すると順方向電圧V_Fも上昇します。そのため並列接続して使用する 場合、この温度特性により並列接続されたSiC-SBD間で順方向電流が均衡します。ただし、実際に使用する 際は、特性バラつきや実装の影響など、以下の並列接続時の注意事項を考慮ください。

①並列接続する場合は同一ロットの製品を使用すること
 ②並列接続する素子間で温度の違いが生じないように実装すること
 ③電流が均等に流れるように配線すること
 ④電流が均衡しない場合を考慮して電流定格を選ぶこと

以上の注意事項に加えて、実機で十分なご確認をお願いします。

2. SiC-SBDの直列接続 <非推奨>

SiC-SBDを直列接続すると、接合容量Cや逆電流1_Rのバラつきにより、各SiC-SBDに印加される逆電圧が バラつきます。スイッチング時など逆回復時の動作バラつきにより、瞬間的にSiC-SBD間の逆電圧の均衡が くずれることが予想されます。以上により、SiC-SBDの直列接続は推奨いたしません。

3. サージ電流のパルス幅と温度ディレーティング

順方向サージ電流/_{FSM}は商用周波数の正弦波半サイクル(t_p=10ms)における、非繰返しの順方向サージ電流の最大値と定義しています。ただし、実際に使用する回路では、この定義以外の電流が流れる場合がほとんどです。そのため/_{FSM}を実際の使用条件(パルス幅、温度)に合わせて書き換える必要があります。

 I_{FSM} はパルス幅 t_p が1ms以上の領域では、電流2乗時間積 $^{\rho}t$ で表されます。以下に示す I_{FSM} と $^{\rho}t$ の関係式より任意のパルス幅における I_{FSM} を求めることができます。図5-1にFDC2AT10S65の計算例を示します。

温度ディレーティングについては、T_c=25℃とT_c=150℃のI_{FSM}の関係から温度ディレーティングカーブを作成します。図5-2にFDC2AT10S65の計算例を示します。温度ディレーティングは使用する製品のデータシートをご確認いただき、作成してください。

I_{FSM}(幅10msの正弦波半サイクル)と^Ptの関係式

 $(I_{\text{FSM}} \div \sqrt{2})^2 \times t_p = I^2 t [A^2 s]$ $t_p = 10 [ms]$

任意のパルス幅tpにおけるIFSM

 $\sqrt{I^2 t \div t_p} = I_{\text{FSM}(t_p)}[A] \qquad t_p \ge 1[\text{ms}]$





図5-1. FDC2AT10S65のI_{FSM}計算例



図5-2. FDC2AT10S65の/_{FSM}の温度ディレーティング



4. サージ電圧保護

パワーデバイスは電流遮断時にサージ電圧が発生し、過電圧で素子が破壊する可能性があります。例え ば図5-3に示す昇圧コンバータにおいて、SiC-SBDのサージ電圧は、SiC-SBDに順方向電流が流れてい る状態からMOSFETがオンしてMOSFETに電流が流れ、SiC-SBDが逆回復動作することで、主回路電流 の急激な変化によって配線インダクタンスに電圧が誘起され発生します。一般的なMOSFETのターンオン 波形とDiodeの逆回復波形を図5-4に示します。このサージ電圧V_{PEAK}がV_{RRM}を越えると過電圧になり破壊 する可能性があります。



図5-3. 昇圧コンバータ回路



図5-4 Diodeの逆回復波形とMOSFETのターンオン波形

<サージ電圧抑制方法>

下記にサージ電圧の抑制方法を示します。

(a) スナバ回路の配置

スナバ回路は、配線インダクタンスの影響を小さくするために端子直近に配置してください。

(b) 主回路配線の調整

インダクタンスを低減するために主回路の配線を太く・短くすることでサージ電圧を抑制できます。



6章 実装・取り扱い上の注意事項

1.	はんだ付け条件	6-2
2.	スルーホールパッケージのリード加工・取り付け方法	6-5
3.	洗浄について (スルーホール、SMD共通)	6-6
4.	放熱板への取り付け方法	6-6
5.	保管の注意事項	6-7
6.	運搬の注意事項	6-8
7.	作業環境の注意事項	6-8



長期にわたる安定な動作を確保するために、特に注意すべき取扱い上の注意事項について説明します。

1. はんだ付け条件

製品のはんだ付け実装時には、通常の絶対最大定格の保存温度を上回る熱がリード部に加わります。は んだ付け時の耐熱性に関する品質保証は、以下に記載する条件(表6-1、表6-2、表6-3、図6-1、図6-2)で確 認が行われていますので、これらを上回らない範囲内で作業を行って下さい。

- ◆リードの浸漬深さは、基本的にはリードストッパー部までとし、 デバイス本体から1.5mm離れた位置までとして下さい。
- ◆はんだフロー方式によるデバイスの取り付けでは、デバイス本体をはんだ液に浸さない様にして下さい。
- ◆フラックスを使用する場合には、塩素系のものは避けロジン系のフラックスを使用することが望ましい。

		はんだ付け方法 / Soldering Methods				
分類 Category	パッケージ Packege	はんだフロー (全浸漬) Wave Soldering (Full dipping)	はんだフロー (端子浸漬) Wave Soldering (Only terminal)	赤外線リフロー Infrared Reflow	温風リフロー Air Reflow	はんだこて Soldering iror (Re-work)
	TO-220	U	P2	U	U	P1
スルーホール	TO-220-2	U	P2	U	U	P1
パッケージ	TO-220F	U	P2	U	U	P1
nrougn noie	TO-220F-2	U	P2	U	U	P1
puolidge	TO-247	U	P2	U	U	P1
	TO-247-2	U	P2	U	U	P1
SMD パッケージ Surface Mount Package	T-Pack(S)	U	U	P2	P2	U

表6-1. 推奨実装条件

P2: Possible (within 2 times) P1: Possible (Only 1 time) U: Unable



実装方法	はんだ温度	浸漬時間
Methods	Soldering Temp.	Immersion time
はんだフロー Wave Soldering	260±5°C	10±1sec
はんだこて Soldering iron(Re-work)	350±10°C	3.5±0.5 sec





図6-1. スルーホールパッケージの推奨フロープロファイル

6-3



(0,	
リフロー回数	はんだ温度/時間	パッケージ表面 ピーク温度/時間
Number of times(Reflow)	Soldering temp. & Time	Package surface Peak temp. & Time
2回	≥ 23°C	≤ 26ºC
Twice	≤ 50sec	≤ 10sec

表6-3. SMD パッケージ(Surface Mount Package)のはんだつけ条件



図6-2. SMDパッケージの推奨リフロープロファイル



2. スルーホールパッケージのリード加工・取り付け方法

(a) リード線へのストレス

半導体素子の電極リードに必要以上のストレスを加えると、内部のチップおよび外部パッケージに損傷をあたえる事があるので、図6-3に示す方向に加わる荷重は1kg以下として下さい。

(b) リード成形上の注意点

部品配置の都合上やむなくリードを成形する場合は、次の注意が必要です。

◆図6-3に示すストレスが加わらないような専用の治具の用意。

◆リードを横方向に曲げる場合は、図6-3のようにリードの細い部分か、デバイス本体から4mm以上離れた 部分で折り曲げ、その角度は30⁰以内とする事。

◆リードを形名表示面に対し直角に曲げる時は、デバイス本体から4mm以上離れた点で折り曲げる事。

◆同一の場所についての成形は1回のみとし、再成形や元の形に戻しての使用は行わない事。



図6-3. 推奨リード加工条件

(c) プリント板への挿入

プリント板に差し込む時には、リードの根元部分に過大なストレスがかからない様にリード線の間隔と差し込 む穴の間隔を一致させて下さい。また、プリント板にはんだ付けをした後、放熱板などに付けるため無理に曲 げることのない様に、あらかじめ取付作業をした上ではんだ付けを行うようにして下さい。



3. 洗浄について

フラックスを使用してはんだ付けをした場合、一般には溶剤で洗浄することが必要です。この場合、以下のこ とに注意してください。

(a) 溶剤

◆引火性・毒性および腐食性のない溶剤を使用すること。

◆特にトリクレン系は塩素を含んでいるため使用を避けること。

(b) 洗浄方法

洗浄はなるべく浸漬で行うことが望ましい。超音波洗浄を行う場合、デバイス内部の共振点(数+kHz)を避けるように周波数を設定し、素子やプリント板が振動源に直接触れないように注意する。

4. 放熱板への取り付け方法

放熱板への取り付けの際は、取り付けネジのトルクが過小の場合は熱抵抗の増大となり、過大の場合は製品に過大な応力を加える事となり、製品の破壊に至る可能性があります。表6-4に示す適正範囲での締め付けトルクとして下さい。ヒートシンクの平坦度は±30µm以下,表面粗さは±10µm以下にして下さい。

取り付けた穴にテーパー加工するなど誤った取り扱いをすると、パッケージ割れなどの絶縁破壊を起こし、 重大事故につながる場合があります。

パッケージ Packages	ネジ Screw	締付けトルク Tightening torques	Note
TO-220 TO-220-2 TO-220F TO-220F-2	МЗ	30 – 50 N∙cm	平坦度 flatness : ≤ ±30µm 表面粗さ roughness : ≤ 10µm
TO-247 TO-247-2	МЗ	40 – 60 N∙cm	ネジ穴の面取り寸法 Plane off the edge : C ≤ 1.0mm

表6-4. 半導体素子の締付トルク

<u>サーマルコンパウンドの塗布</u>

放熱効果を高めるためにサーマルコンパウンドなどの熱 伝導性グリスを使用する事を推奨します。素子と冷却体間 の間隔をコンパウンドで満たす方法として、図6-4に示すよ うに半導体素子チップ搭載部直下のケース部に適量のコン パウンドを点状に塗り、適正締付けトルクで冷却体にネジ により締付けると、コンパウンドはその間隔を埋めるように 広がり、気泡の少ない層が簡単に形成できます。



図6-4. サーマルコンパウンドの塗布



5. 保管の注意事項

保管の注意事項について表6-5に示します。

表6-5. 保管の注意事項

i	半導体素子を保管しておく場所の温度・湿度は、いわゆる常温・常湿中がのぞましく、これからあまりかけ離れた 温湿中は避けるべきです。常温常湿の目安としては、5~35°Cで45~75%程度と考えられます。特にモールドタ イプの場合、冬期などに非常に乾燥する地域では加湿器により加湿する必要があります。なお、その際水道水 を使うと含まれている塩素によりデバイスのリードを錆びさせることが考えられますので、水は純水や沸騰水を 用いるようにしてください。
ii	腐食性ガスを発生する場所や塵埃の多いところは避けてください。
iii	急激な温度変化のあるところでは、デバイスに水分の結露が起こるので、このような環境を避けて、できるだけ 温度変化の少ない場所に保管する必要があります。
iv	保管状態では、半導体デバイスに荷重がかからないように注意する必要があります。特に、積み重ねの状態で は思わぬ荷重がかかることがあります。また、重いものを上に載せることも避けてください。
v	各部端子は未加工の状態で保管してください。これは錆などの発生によって加工時にはんだ付不良となることを 避けるためです。
vi	デバイスを入れておく容器は、静電気を帯びにくいもの、あるいは弊社出荷時の容器として下さい。
vii	保管棚等は、すべて金属性とし接地しておいて下さい。
viii	保管期限は上記保管梱包状態にて納入後1年間です。



6. 運搬の注意事項

運搬の注意事項について表6-6に示します。

表6-6. 運搬の注意事項

i	落下などの衝撃を与えないようにしてください。
ii	多数の素子を箱等で運搬する時は接触電極面等を傷つけないように、導電性フォーム(図6-5)等やわらか いスペーサを介して素子をならべるようにしてください。
iii	富士SiC-SBDを運搬する際には、カソード - アノード間に静電気が発生しない様に導通性袋やアルミ箔等 (図6-6)で静電気対策を行い運搬して下さい。
iv	スティック梱包製品を運搬する際には、高温に晒される事が無いよう配慮してください。直射日光が当たる 場所、車内での放置等によりスティックが変形する恐れがあります。



図6-5. 導通性フォーム



図6-6. 導通性袋とアルミ箔

7. 作業環境の注意事項

作業環境の注意事項について表6-7に示します。

表6-7. 作業環境の注意事項

	SiC-SBDを取扱う人は、人体アースを取って下さい。人体アースは、リストストラップや銅の指輪等を付け、感電防止の為、1MQぐらいの抵抗を取付けて、アースにおとして下さい。
ii	SiC-SBDを取扱う場所は、導通性のフロアマットや、テーブルマット等を敷き、アースを取って下さい。
iii	カーブトレーサーなどの測定機を使用する場合は、測定機もアースして下さい。
iv	はんだ付けを行う場合は、はんだゴテやはんだバスからのリーク電圧がSiC-SBDに印加されるのを防ぐ為、はん だバス等をアースして下さい。