富士電機
  • Global
  • 総合サイトマップ
  • 関係会社情報
  • 国内販売ネットワーク
  • 国内拠点

ホーム > 富士電機について > ニュースリリース > 世界最高レベルの低抵抗を実現した「トレンチゲート構造SiC-MOSFET」の開...

ニュースリリース

2017年6月26日
富士電機株式会社

世界最高レベルの低抵抗を実現した「トレンチゲート構造SiC-MOSFET」の開発について

  富士電機株式会社(代表取締役社長:北澤 通宏、本社:東京都品川区)は、世界最高レベルの低抵抗を実現し、パワエレ機器の大幅な省エネに寄与するパワー半導体「トレンチゲート構造SiC-MOSFET※1」を開発しましたので、お知らせいたします。

※1:Metal-Oxide-Semiconductor-Field-Efect-Transistor(電界効果トランジスタ)

1. 背景
  富士電機は、パワーエレクトロニクス技術を駆使した競争力ある製品の開発を強化しており、そのキーデバイスとなるのがパワー半導体です。現在、Si(シリコン)に代わりSiC(炭化ケイ素)を素材とした次世代パワー半導体の普及・拡大が期待されており、SiCパワー半導体の市場規模は、2020年に現在の約3倍となる1,200億円に達すると予想されています(出所:IHS)。
  SiCパワー半導体はSiパワー半導体に比べて電力損失が低く(低損失)、パワー半導体が搭載されるパワエレ機器の大幅な省エネを実現します。当社は2013年10月に、世界に先駆けSiCパワー半導体の生産ライン(6インチウェハ)を松本工場に立ち上げ製品開発を加速するとともに、インバータやUPS(無停電電源装置)など当社製パワエレ機器への適用を推し進めてきました。
  今般、世界最高レベルの低抵抗を実現したパワー半導体「トレンチゲート構造SiC-MOSFET」を開発しました※2。2017年度中を目途にオールSiCモジュール※3として製品化するとともに、当社製パワエレ機器に搭載し、さらなる製品競争力の強化を図ります。

※2 : 当社が2012年度より参画している「TPEC(つくばパワーエレクトロニクスコンステレーション)」における、国立研究開発法人産業技術総合研究所との共同研究成果を活用しています。
※3 : SiC-MOSFETとSiC-SBD(Schottky Barrier Diode/ショットキーバリアダイオード)で構成
2. 開発概要
  • パワー半導体はウェハにトランジスタを形成しますが、その形成方法は「プレーナーゲート構造」と「トレンチゲート構造」があります。電流経路を水平方向に作るプレーナーゲート構造に対し、トレンチゲート構造はウェハに溝(トレンチ)を掘り垂直方向に電流経路を作るため、プレーナーゲート構造に比べてセルの幅を短くでき(下図参照)、同一サイズの素子に対して多くのセルを搭載することで、より多くの電流を流すことが可能となります。
  • トレンチゲート構造の開発のポイントは、電流のON/OFFを行う「ゲート」の結晶面(電流が流れる面)の電気抵抗をいかに下げられるかです。当社は独自技術により、信頼性を損ねることなく、しきい値電圧5Vで世界最高レベルの低抵抗(3.5mΩcm²)を達成。プレーナーゲート構造に比べて50%以上電気抵抗を低くすることに成功しました。
  • 今般開発したトレンチゲート構造SiC-MOSFET素子を適用したオールSiCモジュールをインバータ(出力7.5kW、周波数20kHz)に搭載した場合、Si製(第7世代IGBTモジュール)を搭載した場合に比べて、電力損失を78%低減することが可能です。

開発したトレンチゲート構造SiC-MOSFET素子(右)と
同素子搭載予定のオールSiCモジュール(上)

3. 主な性能
耐圧クラス オン抵抗 しきい値電圧
1,200V 3.5mΩm² 5.0V
※開発内容の詳細は、6月27日〜29日に中国・上海で開催される「PCIM Asia 2017」で発表します。



以上




ページトップへ戻る
Copyright©Fuji Electric Co., Ltd. All Rights Reserved.